크기가 큰 - 하이난 플라스틱 병 그룹 유한 회사

npj 유연한 전자공학 6권, 기사 번호: 44(2022) 이 기사 인용

2049 액세스

4 인용

8 알트메트릭

측정항목 세부정보

다양한 미세 물체를 임의의 기판에 프로그래밍 가능하게 대규모로 조립하는 것은 기본적이면서도 어려운 작업입니다. 여기에서는 부드러운 감광성 폴리머의 표면 지형과 계면 접착력 모두에서 빛에 의해 유발되는 변화를 기반으로 하는 간단한 웨이퍼 수준 마이크로 조립 기술이 제안됩니다. 특히, 광 조절 폴리머 성장은 스탬프 표면에 국부적으로 움푹 들어가고 융기된 영역을 만듭니다. 반면, 광매개 접착력 감소는 잉크가 폴리머에서 방출되는 것을 촉진합니다. 이 두 가지 효과의 상호 작용으로 인해 보조 접착층으로 코팅된 다양한 기판에 초소형 부품을 프로그래밍 가능한 조립이 가능해졌습니다. 이 기술의 충실도는 최대 4인치의 인쇄 크기로 다양한 재료와 기능 장치를 조립하여 검증됩니다. 이 작업은 열악한 전사 균일성, 작은 인쇄 영역 및 높은 비용과 같은 일부 기존 기술의 일반적인 문제를 우회하면서 다양하고 섬세한 미세 물체의 대규모 및 프로그래밍 가능한 조립을 위한 합리적인 전략을 제공합니다.

성장된 기판의 다양한 재료를 원하는 레이아웃의 관심 기판 수용에 이질적으로 통합하는 기술이 지난 수십 년 동안 광범위하게 연구되었습니다1,2,3,4,5,6,7,8,9,10,11,12, 13,14,15,16,17,18,19,20,21. 다양한 마이크로 조립 기술의 발전 덕분에 광범위한 개념 증명 장치 및 기능 시스템이 시연되어 고해상도 디스플레이2,10,22,23,24와 같은 다양한 응용 분야에서 큰 잠재력을 열었습니다. 유연한 광전자공학25,26,27, 생체 통합 전자공학28,29, 곡선 전자공학30 및 기타 여러 고급 애플리케이션19,31,32,33. 그러나 이러한 마이크로 조립 방법은 아직 초기 개발 단계에 있습니다. 성숙한 조립 기술의 부족으로 인해 다양한 장치와 애플리케이션의 상용화 경로가 방해를 받았습니다.

작은 칩의 프로그래밍 가능한 조립 능력은 매우 중요합니다7,9,13,14,20. 이러한 프로그래밍 가능한 전송의 주목할만한 장점 중 하나는 효과적인 비용 제어입니다. 프로그래밍 가능한 전송을 통해 구성 요소의 작은 부분을 한 번에 전송하는 동시에 나머지 장치는 여전히 도너 기판에 유지됩니다5,14,20. 결과적으로 장치 낭비로 인한 잠재적인 위험을 최소화할 수 있습니다. 또 다른 장점은 결함 관리이다. 결함이 있는 장치를 배제할 수 있으며 기능적인 장치만 대상 기판에 선택적으로 전사됩니다. 가장 중요한 것은 프로그래밍 가능한 마이크로 어셈블리를 통해 구성 요소를 원래 형식과 다른 형식으로 배열할 수 있다는 것입니다. 예를 들어, 전송되는 물체의 간격과 피치는 개별 사용자의 필요에 따라 조정될 수 있습니다. 프로그래밍 가능한 어셈블리가 필요한 응용 분야의 예로는 마이크로 LED(발광 다이오드) 디스플레이7,22,24,29,34,35가 있는데, 이는 높은 밝기, 낮은 밝기로 인해 디스플레이 업계에서 집중적인 연구 관심을 받아왔습니다. 전력 소비 및 빠른 스위칭 속도. 이 특정 응용 분야의 경우 비용 절감을 위해 크기가 수십 미크론에 불과한 수백만 개의 마이크로 LED 칩을 소스 웨이퍼에 조밀하게 준비한 다음 상대적으로 희박한 형태로 원하는 레이아웃이 있는 구동 백플레인으로 전송 및 인쇄해야 합니다. 이러한 초소형 칩은 면적당 칩 밀도를 극대화하는 데 유리하지만 정밀 조립에는 심각한 과제를 안겨줍니다. 칩 크기를 100μm 이하로 축소하면 반 데르 발스 힘(VDW) 및/또는 칩 표면의 정전기력이 중력보다 지배적일 수 있다고 보고되었습니다. 결과적으로, 로봇 그리퍼와 진공 노즐을 사용하는 기존의 픽 앤 플레이스 기술을 기반으로 하는 이러한 작은 장치를 정확하고 빠르게 릴리스하는 것이 점점 더 어려워지고 있습니다. 이러한 이유로, 높은 수율과 빠른 속도로 초소형 부품의 높은 처리량 프로그래밍 가능 조립을 위한 대체 기술을 개발하는 것이 매우 바람직합니다.

can then be readily released by breaking the tethers and then transferred to a target transparent glass coated with a SU8 as the adhesion layer (Fig. 6b). Thanks to the robust transfer process and large adhesion switchability of the photo-sensitive stamp, nearly 100% transfer yield of the Micro-LED has been achieved. SEM inspection and energy-dispersive X-ray spectroscopy (EDS) analysis confirm the transferred chips are free from contamination (Supplementary Fig. 18). Minimized electrical degradation is confirmed by comparing the I-V characteristic of Micro-LEDs on the original growth Si <111> wafer with those transferred to the glass substrate, indicating the transfer process has minimized side-effect on the device performance (Fig. 6c). However, the emission wavelength is slightly redshifted, owning to the strain release during undercutting the LED devices55 and/or junction heating56 (Fig. 6d)./p> wafer using a plasma enhanced chemical vapor deposition (PECVD) system (Oxford Plasmalab 800Plus). On top of the SiO2 film, an AZ2035 photoresist layer was then spun coated, and patterned by optical lithography. The next step was to deposit 250 nm, Au, using a Metal E-beam Evaporator (DE400) at a base pressure of <5 × 10−7 Torr, followed by a metal lift-off process using acetone solvent to strip off the photoresist. The sacrificial SiO2 layer was then undercut by diluted BOE etch for 60 s using the patterned Au as a mask, resulting in form of suspended Au membrane arrays weakly bonded to the substrate and ready for printing./p> wafers, with epi-stacks consisting of 150 nm p-GaN dopped with Mg, 200-nm InGaN/GaN Multiple Quantum Wells (MQWs), 1600-nm n-GaN dopped with Si and 1450-nm GaN buffer (Supplementary Fig. 15). The fabrication procedure is schematically shown in Supplementary Fig. 16. The process began with depositing a transparent conducting film ITO (250 nm) on p-GaN by using a sputter system, followed by rapid thermal annealing at 550 °C for 5 min in O2 ambient to form an ohmic contact to p-GaN. A wet etching using HCl solution was conducted to form well-defined ITO pattern using photolithographic defined AZ4620 resist as a mask. The same photo-resist AZ4620 mask was then used to expose the regions of n-GaN by dry etching using an inductively coupled plasma (ICP) system (Oxford Plasmalab system 133). After stripping off the residual resist, A 500 nm layer of SiO2 was deposited by PECVD, followed by BOE wet etching to form a patterned SiO2 mask using lithography defined AZ 4620 photoresist. This SiO2 mask was then used to define isolated GaN mesa array structures, which also define the emission area (50 μm × 80 μm). A 300 nm SiO2 passivation layer was deposited by PECVD and patterned by photo-lithography. Both p-contact and n-contact metal pads (Ti:10 nm/Au:350 nm) are deposited via e-beam evaporator, followed by a lift-off process using a patterned AZ2035 photoresist. The formed contact pads were then annealed at 450 °C for 45 s in O2 ambient. Finally, anisotropic undercut etching of the silicon was performed by immersing the sample in a solution of TMAH at 85 °C for 30 min to form tethered Micro-LED structures for transfer printing./p>. The formed GaN mesas were then served as masks to undercut the silicon underneath, results in forming printable GaN inks weakly bonded to the substrate./p>